随着便携式电子设备的日益使用，要求集成电路IC及SoC的功耗越来越低。在今后日益复杂的设计中，实现一个可靠的电源网络以减小功耗变成了主要的挑战。
      对于使用者来说，期待每一代新产品都具有新型功能，同时也希望产品的体积小并具有较长的工作时间。解决这个难题的方法之一就是采用新型的IC设计技术，以提供小而且高效的晶体管。在整个设计流程中，为了使器件的性能和可靠性最优，电源方面的限制非常关键。例如在逻辑门应用中，由于开关从一种状态转换到另一种状态从而引起动态功耗。在开关的转换过程中，和晶体管门极相连的所有内部电容将会被充电，从而消耗功率。更为严重的是，门极也会给所有的外部电容充电，这些外部电容主要是导线产成的寄生电容以及和低端逻辑门相连的输入电容。当逻辑门不执行操作或者不从一种状态转换到另一种状态时，静态功耗主要和逻辑门本身有关。从理论上说，逻辑门此时是不消耗功率的，但实际上，晶体管的泄漏电流总会吸收一部分电流而消耗功率。即使单个逻辑门的静态功耗相当小，但对于今天上千万个逻辑门产生的功耗也会变得很大。
考虑功耗的分布
      无论是静态还是动态的功率消耗都会增加器件的工作温度，为了和变化的温度以及电源相适应，设计者通常都会改进焊盘的导电特性并增加一些设计余量。
      对于深亚微细(DSM)或者超深亚微细(UDSM)器件来说，容易受到电压降的影响。这种影响主要是在外部管脚和内部电路之间用来进行网络和地的功率分配时，由导线的电阻引起(在和直流电压相关的电压降中，电压降的影响通常指IR降)。因此为了简化器件的设计应用，可以考虑在相同的源和地之间采用反向门链的方法，如图1所示。
      每个源和地之间都有一个小的电阻和它相连，意味者与主要电源最近的IC管脚和地管脚之间获得最佳的电源性能，下一个链中的门获得的电源稍微减弱，并在链中依次递减。
      在静态或者交流压降影响的情况下，当开关从一种状态转换到另一种状态或者龙其是整个电路快速关闭或者打开时，问题将会变得非常严重。这会导致短时的电压尖峰，在电源链上门极获得的电源性能将会立即降低。
      由于逻辑门上电压降的影响将会导致输入/输出的延时，破坏门时钟周期，所以完整的分析和描述电压降的影响变得非常重要。在欠压驱动的条件下，导线之间的延迟也会增加。
      电压降的影响使得门极对噪音干扰以及延迟影响增加，这时可以考虑采用降低局部电压源的方法。尤其在延迟影响中，一个较强的信号很可能会加速或者减慢开关的执行，这可由信号朝相同还是相反方向过渡判断得到。例如，考虑两个反向的开关信号，此时很有可能导致网络上的延迟增加，如图2所示。
      在线路中，电流密度较大将会引起电子迁移。在电源和地的情况中，电子迁移的影响是基于直流电的。当导线中的金属离子迁移时，电流的流动会产生电子风，形成空隙和电子的堆积。
      由于空隙的产生会增加导线阻抗从而产生电压降，所以电源和地之间的电子迁移会导致时间选择问题，这样会进一步增加逻辑门开关的延迟以及噪音的干扰。
实现低功耗的要求
      今天，在分析和考虑功耗问题时大部分的设计都集中在物理设计过程的后期阶段，这对由设计前期阶段产生的问题无法解决。
      低功耗要求使用任何可能的数据对与功耗相关的因素进行完整的前期分析，并进一步提炼精确数据直至功能实现为止，这样潜在的问题就可以得到识别并在前期得到解决。
      在低功耗的设计实现中，在不同的阶段要求对时间和电源的选择进行折中。因此为了保证精确有效地完成设计方案，在整个RTL-GDSII流程中采用低功耗优化技术变得非常必要。
      当前很多第三方提供的功耗分析工具还没有完全集成到主设计环境中，需要使用多个数据库或者把不同的数据库模型组合成一个数据库。基于这些工具的设计环境需要对内部和外部之间的数据和文件进行编译和传输，这使数据管理变得笨重耗时。特别是在布局完后对错误的修改变得非常昂贵。而且当设计工具缺乏自动分析能力而需要手动修改时，如果手动修改后的分析过程需要再进一步运行而不是协同运行，手动修改的结果可能不会正常工作或者引入新的问题。
      获得不同设计工具之间的相互影响关系是比较困难的，在设计过程中可能会发现一些问题，而有的问题不可能发现。目前的设计环境尤其是纳米技术中，可能最关注的问题是电源、时序以及信号集成之间的相互影响，而在传统的设计工具中是不可能同时考虑它们之间的影响及其关系的。
功耗分析工具集成度的缺乏使得用分析结果来定位和隔离时序、信号问题时，会引入新的问题，导致时间花费的增加。
      基本说来，使用基于点的功耗分析工具得到非收敛的解，会延迟设计的面市时间。一个完整意义的低功耗设计环境应该是一个综合集成环境，包含合成、布局、布线、时钟树、抽取、时序选择以及信号的集成分析。并且为了避免分析数据的不一致性，要求环境中的所有工具都工作于相同的模型数据下。
      解决和DSM以及UDSM器件相关问题需要在整个RTL到GDSII中进行功耗分析设计。在今日高度竞争的市场环境下，采用相对保守的分析设计是不可行的，而解决这个问题的关键就是采用全流程的功耗分析设计。这种设计系统能够对设计过程中相同模型数据进行反复的分析和设计，从而对所需要进行的修改进行测试和验证。
作者简介：
Sameer Patel是Magma自动化设计产品市场部经理，获得UC Berkeley MBA学位以及在Virginia Tech大学MS电气工程学位。