任何电子设备或电子系统的设计都应包括电磁兼容设计。在设计阶段就考虑电磁兼容，远比制作成型后再试图满足电磁兼容标准要求而采取措施更加节省费用。而且有时对成型后的产品，EMC问题已无法解决或解决起来很困难，必须对整个产品进行较大的改动。所以电子设备或系统设计必须在产品设计阶段就考虑电磁兼容问题。
首先，利用简单的电气和机械原理就可以满足许多EMC要求；其次由于电子设备的驱动器件一般放置在印制电路板（PCB）上。该器件包括潜在干扰源及对电磁能量敏感的元件与电路。因此，PCB的EMC设计是第二重要的。另外，接地设计、电路滤波、机内走线对任何设备的电磁兼容性都是非常重要的。在内部设计完成后，应着重考虑机箱屏蔽设计，如显示窗、通风孔、缝隙、孔洞、连接器接合面等。最后，还须考虑输入、输出电源线、信号线的滤波及其它线缆的设计。
电磁兼容设计中应注意的问题
一、 线路设计问题
线路设计是实现产品电磁兼容性的重要内容。但设计师往往只考虑产品的性能，而没有将功能和电磁兼容性综合考虑，使产品在完成其功能的同时，也产生大量的功能性干扰及其它干扰。
1、 波形选择
在逻辑电路设计中，选择方波时不能只考虑波形的上升和下降时间要短，而忽视波形的上升和下降时间越短，其傅立叶的频谱范围越宽这一规律。要求在满足功能的前提下，逻辑元件电压、电流波形的陡峭前沿及后沿都应受到控制。即全面考虑的前提下，适当加长波形的上升和下降时间。
2、 线路参数选择
线路参数选择不当，有可能使线路本身成为干扰源。如某产品在频率170MHz这一点超过极限值20dB查其原因，是电路中负反馈不够，当线路中有信号激励时产生振荡。通过调整反馈电阻，使这个问题得以解决。
3、 工作区域选择
当线路工作在非线性区域时，会产生大量的谐波分量，成为干扰源。因此应尽量使线路工作在线性区域。
4、 逻辑电路选择
选择逻辑电路时，尽量避免使用TTL逻辑电路，而选用ECL高速逻辑电路和CMOS逻辑电路，因为TTL逻辑电路产生的干扰比ECL和CMOS逻辑电路要高20dB。
5、 大功率、高损耗的元器件
大功率、高损耗的元器件本身可能成为很强的辐射源。因此不能忽视元器件的选用。⑴尽可能使用小功率、低损耗的元器件，以减小元器件本身产生的干扰；⑵元器件引线应尽可能短。⑶工作在开关上的大功率器件，会产生许多尖峰电流，因此必须加缓冲网络来抑制大功率器件产生的干扰。
另外大功率、高损耗的元器件由于工作电流大，要注意连接大功率元器件的印制板走线，要尽量减小这些走线所形成的环面积，因为辐射干扰的大小与环面积成正比，减小了环面积就等于减小了这部分的辐射。
二、 印制板设计问题
在印制板线路设计，产品设计师如只注重提高密度，减少占用空间，制作简单，布置均匀，忽视了线路布局，电磁兼容的影响，使大量信号辐射到空间形成干扰。印制电路板的电特性设计是否得当，直接影响到板极控制辐射干扰，如果印制电路板设计不当，将使载有小功率、高精度或快速逻辑、或连接到高阻抗终端的一些导线受到寄生阻抗或介质吸收的影响，使印制电路发生问题。所以在设计印制线路板时应注意：
1、 从减小辐射干扰的角度出发，应尽量选用多层板。内层分别做电源层、接地层，电源层与地线要尽量靠近，时钟线、信号线和地线位置尽量靠近，以获得最小接地线路阻抗，抑制公共阻抗噪声。对信号形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。
2、 电源线、地线、印制板走线对高频信号应保持低阻抗，在频率很高的情况下，电源线、地线或印制板走线都会成为接收与发射干扰的小天线，降低这种干扰的方法除了加滤波电容的方法外，更值得重视的是减少电源线、地线、印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗、线条要均匀。
3、 为减少信号线与回线之间形成环路面积。电源线、地线、印制板导线的排列要恰当，尽量作到短而直。
（由于辐射与IAF乘积成正比，其中I—环绕回路的电流；A—回路面积；F—辐射频率，因此减小辐射就取决于IAF中的面积。）
4、 当线路板上有不同功能电路时，不同类型电路（数字、模拟、电源）应分离，其接地也应分离。
三、 设备内部走线
1、 机箱中各种裸露走线要尽可能短。
2、 传输不同电平信号的导线分组捆扎，数字信号和模拟信号应分组捆扎，并保持适当的距离，以减少导线间的相互干扰。
3、 对用来传递信号的扁平带状线，应采用地——信号——地——信号—地的排列方式，这样不仅可以有效抑制干扰，也可明显提高抗干扰度。
4、 将进线与回线绞合在一起，形成双绞线，这样，两线之间在的干扰电流几乎大小相等，方向相反，其干扰场在空间可以相互抵消，因而减少了干扰。
5、 对能确定的辐射干扰较大的导线加以屏蔽。
6、 电源线：有些交流电源线插座在后面板，而电源开关在前面板，电源走线很长，如没有屏蔽或采用双绞线，会导致机内走线接收工作信号，并通过电源线传导出来，所以应尽量减小电源线、直流线长度，最好加上磁环。
五．滤波设计应注意的问题
即使对一个经过很好设计并且具有正确的屏蔽、接地措施的产品，仍然会有传导干扰发射或传导干扰进入产品。当传导发射（CE）不合格时，由于天线效应，设备的辐射发射（RE）也可能不合格。为了满足EMC标准规定的CE和CS（传导敏感度）极限值要求，使用EMI滤波器是一种好方法。
通常要采用某种形式的滤波以降低电源线及信号线的发射，滤波器衰减决定于源及负载阻抗。厂家提供的往往是滤波器在端接源阻抗、负载阻抗均为50Ω情况下的插损，而实际阻抗往往随着相应频率而发生变化。尽管有些方法可以定出实际阻抗，但这些值常常仍是不可知的。因此通过数学计算来选择滤波器往往并不现实。一个代替方法是利用阻抗不匹配的原理来选择设计滤波器。即若滤波器与源、负载阻抗不匹配，将会产生最小的传输信号（EMI）功率。若源阻抗很高，则滤波器输入阻抗要小或为短路电容。若源阻抗小，则滤波器输入阻抗应当大或为串联电抗性，同理，负载阻抗应与滤波器输出阻抗不匹配。另外还要考虑电磁干扰是共模还是差模。共模是指两导体上的对地参考噪声电压，差模是指一个导体相对另一个导体的电压，一般情况下两种电磁干扰都需要衰减。
六．屏蔽设计应注意的问题
1．电磁场近场概念与场域划分
静态场中是没有近场与远场之分的，这时有场源就有场 。静场电荷周围的电场随场源距离的增大呈平方反比关系衰减；而稳定电流周围的磁场，则随场源距离的增大，按立方比关系衰减。当场由静态过渡到时变场时，上述这种在电荷、电流周围所产生的场依然存在，然而此时已出现了随时间变化的特点，这种场称为感应场。此外还出现一种新的电磁成分，称为辐射场。它是脱离电荷、电流并以波的形式向外传播的场，它一旦从场源辐射出去后，就按自己的规律运动。与场源以后的状态没有关系。感应场与距离的平方成反比例关系衰减，而辐射场仅与距离成反比例关系衰减。
干扰主要通过空间辐射和导线传导方式从干扰源传输到受感器。当两者间距离与波长比较较大（>λ/2π）时，干扰以电磁波的形式传播，研究干扰电波的传播特性；当两者间的距离与波长相比较小（<λ/2π）时，干扰的传输可看成是近场感应。即电场（电容）耦合或磁场（电感）耦合。主要讨论线与线、机壳与机壳、场与导线等间的耦合问题。
2．屏蔽主要用于切断通过空间辐射的干扰传输途径。根据其性质可分为：电场屏蔽、磁场屏蔽和电磁屏蔽。在工程上，一个实际的屏蔽体既有电场屏蔽又有电磁屏蔽和磁场屏蔽。
A.电场屏蔽的设计要点
1）屏蔽体必须良好接地，最好是屏蔽体直接接地；
2）正确选择接地点，既屏蔽体的接地点应靠近被屏蔽的低电平元件的入地点；
3）合理设计屏蔽体的形状，既盒形的比板状的好，全封闭的比有孔、缝的好；
4）屏蔽体应选用良导体。
B.磁场屏蔽通常只是指对直流或甚低频磁场的屏蔽，其频效远不如电场屏蔽和电磁屏蔽。因此在工程上抑制磁场干扰是一个十分棘手的问题。磁频蔽的机理主要是依赖高磁导率材料所具有的低磁阻起磁分路作用，也就是由磁屏蔽体为磁场提供一条低磁阻通路，使屏蔽体内部空间的磁场大大减小。
C.电磁屏蔽的机理与电场、磁场屏蔽不同。电磁屏蔽是用屏蔽体阻止电磁场在空间传播的一种措施，电磁场在通过金属或对电磁场有衰减作用的阻挡层时，会受到一定程度的衰减，既产生屏蔽作用。
3．屏蔽效能
屏蔽效能（SE）由下式计算：
SE=20lg(E0/E1) （电场）
SE=20lg(H0/H1) （磁场）
式中E0、 H0是没有屏蔽时测得的电场强度、磁场强度， E1、 H1是屏蔽后测得的电场强度、磁场强度。屏蔽效能的单位是分贝（dB）。
屏蔽效能与衰减量的关系：
| 屏蔽效能 | 原始场强 | 屏蔽后场强 | 衰减量 |
| 20 dB | 1 | 0．1 | 90% |
| 40 dB | 1 | 0．01 | 99% |
| 60 dB | 1 | 0．001 | 99．9% |
| 80 dB | 1 | 0．0001 | 99．99% |
| 100 dB | 1 | 0．00001 | 99．999% |
| 120 dB | 1 | 0．000001 | 99．9999% |
